Graziano Frosini, Giuseppe Lettieri

Architettura dei Calcolatori Vol. II

Struttura hardware del processore PC, dei BUS, della memoria, delle interfacce e gestione dell’I/O

In questo secondo volume del testo “Architettura dei Calcolatori”, dal titolo specifico “Struttura hardware del Processore PC, del Bus, della Memoria e delle Interfacce, e Gestione dell’I/O”, viene descritta l’architettura di un calcolatore basato sul processore PC (descritto nel Volume I), utilizzando il controllore APIC, il bus PCI e il meccanismo di bus-mastering. Vengono descritte le tipiche interfacce di I/O, sia a byte che a blocchi. Vengono infine illustrate le attuali tecniche di organizzazione interna di un processore. È stato appositamente sviluppato un pacchetto software per effettuare esercizi di I/O, disponibile al sito Internet: http://www.ing.unipi.it/LibroCalcolatori Le interfacce trattate vengono gestite sia a controllo di programma che attraverso il meccanismo di interruzione e, per quelle a disco, anche mediante accesso diretto alla memoria tramite il bus mastering PCI.   Il catalogo digitale di PISA UNIVERSITY PRESS